FPGA学习笔记——基于正点原子领航者ZYNQ7020开发板

Vivado中synthesis（综合）和implementation（实现）

综合：将高级抽象层次的电路描述转化为较低层次的描述。
即将语言描述的电路逻辑转化为与门、或门、非门、触发器等基本逻辑单元的互连关系。也就是将HDL所描述的电路转化为门级电路网表。

实现：布局+布线
综合后生成的门级网表只是表示了门与门之间的虚拟的链接关系，并没有规定每个门的位置以及连线的长度等。

不考虑上板子的话，在vivado只需要用得最多的一般是仿真功能
原文连接

Modelsim注册

参照文章电子发烧友论坛的文章破解64位Modelsim10.4时，按照网上的教程依次操作，但是当执行到“运行 patch_dll.bat，产生LICENSE.TXT，保存到安装目录里的win64文件夹”这步时，却没有按照说明产生LICENSE.TXT文档。
用文档编辑器打开patch_dll.bat，发现需要运行的文件有attrib +r mgls.dll 和attrib -r mgls.dll。但是64的程序路径里还多了个mgls64.dll，所以破解时还需要将mgls64.dll文件也给运行了。
将patch_dll.bat的内容改为：

1
2
3
4
5
6

@echo off
attrib -r mgls.dll
attrib -r mgls64.dll
MentorKG.exe -patch .
attrib +r mgls.dll
attrib +r mgls64.dll

此时再运行patch_dll.bat即可。

新建Vivado工程

ZYNQ 7020版本芯片选型：Family:Zynq-7000 、Package:clg400 、Speed:-2然后选择 XC7Z020CLG400-2
ZYNQ 7010版本芯片选型：Family:Zynq-7000 、Package:clg400 、Speed:-1然后选择 XC7Z010CLG400-1